Der DM9016 ist ein vollständig integrierter und kostengünstiger Fast-Ethernet-Switch-Controller mit zwei 10M/100M-PHY-Ports, einer MII- oder RMII- oder Reverse-MII-Schnittstelle und einer allgemeinen Prozessorbus-Schnittstelle. Der integrierte PHY mit zwei Anschlüssen entspricht den IEEE 802.3u-Standards und unterstützt HP Auto-MDIX-Funktionen für die automatische Umschaltung der Sende-/Empfangsrichtung von Twisted-Pair-Kabeln. Die MII-Schnittstelle bietet die Flexibilität, Ethernet PHY oder SoC mit MII/RMII-Schnittstelle anzuschließen. Der allgemeine Prozessorbus kann als 8-, 16- oder 32-Bit-Datenbreite konfiguriert werden.

• Ethernet-Switch mit zwei 10/100Mb PHY, einem MII/RMII/Reverse-MII-Anschluss und einer flexiblen 8-, 16- oder 32-Bit-General-Prozessor-Bus-Schnittstelle
• Store and Forward Switching-Ansatz
• Unterstützung von HP Auto-MDIX
• Unterstützung von bis zu 1K Unicast MAC-Adressen
• Unterstützung von IEEE 802.3x Flow Control im Full-duplex Modus
• Unterstützung von Back Pressure Flow Control im Halbduplex-Modus
• Unterstützt pro Port die Bandbreitenkontrolle am Eingang oder Ausgang
• Unterstützung von Broadcast/Multicast Storm Suppression
• Unterstützt eine maximale Paketlänge von bis zu 1536 (Standard)/1800/2032 Bytes
• Unterstützung von Head of Line (HOL) Blocking Prevention
• Unterstützung von MIB-Zählern für die Diagnose
• Allgemeiner Prozessorbus ist Slave-Architektur
• Die Treiberfähigkeit des allgemeinen Prozessorbusses ist einstellbar
• Allgemeiner Prozessorbus unterstützt TCP/UDP/IPv4-Prüfsummen-Offload
• EEPROM-Schnittstelle für die Konfiguration beim Einschalten
• Unterstützt EEPROM 93C46/93C56 mit automatischer Erkennung
• Treiberfähigkeit von TXD/TXE von MII ist einstellbar
• Jeder Port unterstützt 4 Stufen von Prioritätswarteschlangen mit Port-basierter, 802.1p VLAN und IP TOS Priorität. Die Prioritätswarteschlange kann auf WRR (Weighted Round Robin) oder Strictly (High priority queue first) eingestellt werden
• Unterstützt 802.1Q VLAN bis zu 16 VLAN-Gruppen.

• Unterstützt VLAN ID tag/untag Optionen
• MAC-Adresstabelle ist zugänglich
• Unterstützt Multicast-Adresstabelle mit 256 Einträgen
• Unterstützung der Port-Sicherheitsfunktion
• Unterstützt 32 Einträge hardwarebasiertes IGMP Snooping V1, V2
• Unterstützt IPv6 Multicast Listener Discovery (MLD) Snooping V1
• Unterstützung des Spanning Tree Protokolls
• 128 QFP-Gehäuse mit 0,18um-Technologie
• 1,8V interner Kern, 3,3V E/A mit 5V-Toleranz

Jeder Port des DM9106 bietet vier Prioritäts-Sendewarteschlangen, die automatisch durch portbasierte, 802.1p-VLAN- oder IP-Paket-ToS-Felder definiert werden können, um die verschiedenen Bandbreiten- und Latenzanforderungen von Daten-, Sprach- und Videoanwendungen zu erfüllen. Jeder Port unterstützt außerdem die Steuerung der Eingangs- und/oder Ausgangsrate, um die richtige Bandbreite bereitzustellen. Außerdem werden bis zu 16 Gruppen von 802.1Q VLAN mit Tag/Un-tag-Funktionen unterstützt, um eine effiziente Paketweiterleitung zu ermöglichen. Die Funktionen zur Generierung und Überprüfung von TCP/UDP/IPv4-Prüfsummen werden ebenfalls über den PCI-Port bereitgestellt, um den Prozessor von Rechenarbeit zu entlasten. Neben den Funktionen zum Senden und Empfangen von Paketen bietet der PCI-Port auch verschiedene Register zur Steuerung und Statusabfrage der DM9106-Funktionen. Jeder Port, einschließlich des PCI-Ports, bietet MIB-Zähler und Loop-Back-Fähigkeit sowie den eingebauten Speicher-Selbsttest (BIST) für die Diagnose auf System- und Kartenebene. Der integrierte PHY mit zwei Ports entspricht den IEEE 802.3u-Standards. Die MII-Schnittstelle bietet die Flexibilität, Ethernet PHY anzuschließen, und kann als Reversed MII-Schnittstelle für SoC mit MII-Schnittstelle konfiguriert werden. A